特許
J-GLOBAL ID：200903067585158308
バックアップ回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-121877
公開番号（公開出願番号）：特開平10-312228
出願日： 1997年05月13日
公開日（公表日）： 1998年11月24日
要約：
【要約】【課題】 安価な電解コンデンサを効率的に用いて、所望時間のバックアップを可能にしたバックアップ回路を提供する。【解決手段】 チップイネーブル端子11からスレッショルドレベル以上のチップイネーブル電圧VCEを入力すると作動し且つスレッショルドレベル未満の電圧VCEを入力すると作動を停止するマイコンIC1の電源入力端子10と電源5との間に介設されたバックアップ電圧VDD供給用のアルミニウム電解コンデンサ2と、電源5とチップイネーブル端子11との間に介設されたアルミニウム電解コンデンサ3とを具備する。好ましくは、アルミニウム電解コンデンサ3とチップイネーブル端子11との間に、チップイネーブル電圧VCEを上記スレッショルドレベルに近づくように降下させる電圧降下回路4を設ける。
請求項（抜粋）：
作動制御端子からスレッショルドレベル以上の電圧を入力すると作動し且つスレッショルドレベル未満の電圧を入力すると作動を停止する電子回路の電源入力端子と電源との間に介設されたバックアップ電圧供給用の第1の電解コンデンサと、上記電源と作動制御端子との間に介設された第2の電解コンデンサと、を具備することを特徴とするバックアップ回路。
FI (2件)：
G06F 1/00 335 A
, G06F 1/00 335 E
