特許

J-GLOBAL ID：200903067587867934

メモリ制御装置

発明者： 相沢 博巳
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-309162
公開番号（公開出願番号）：特開平6-162768
出願日： 1992年11月19日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 DRAMを用いたコンピュータシステムにおいて、実際にアクセスされないメモリブロックに対してはリフレッシュを行わないことで消費電力を抑える。【構成】 各メモリブロックがアクセスされたどうかを検出する手段を設けることにより、実際にアクセスされないメモリブロックに対してはリフレッシュ動作を行わない。

請求項（抜粋）：

複数のブロックに分割されたDRAMメモリシステムを記憶装置として有するコンピュータシステムにおいて、各メモリブロック毎に、該メモリブロックが、CPUその他のメモリアクセス機能を持つ回路から、アクセスされたかどうかを検出するアクセス検出手段を設け、実際にアクセスされていないメモリブロックに対しては、リフレッシュ動作を行わないことを特徴とするメモリ制御装置。