特許
J-GLOBAL ID：200903067601868094
半導体素子及びその製造方法
出願人/特許権者：
日本ビクター株式会社
日本ビクター株式会社 について
公報種別：公開公報
出願番号（国際出願番号）：特願平11-117793
公開番号（公開出願番号）：特開2000-312040
出願日： 1999年04月26日
公開日（公表日）： 2000年11月07日
要約：
【要約】【課題】 ほぼ均一な膜厚を有する導電膜からなる電極を有し、優れた電気耐性を有する半導体素子及びその製造方法を提供する。【解決手段】 基板11と、この基板11上に形成された所定厚みと形状を有し端部において前記基板と段差を有する機能素子12と、この機能素子12の一部とそれに隣接する前記段差とこの段差に隣接する前記基板11の一部との上に形成された所定形状の薄膜15を有する半導体素子において、前記機能素子15と前記基板の間に少なくとも段差を生じ無いように、前記段差とこの段差に隣接する基板11の一部に形成したSOG膜16を有する。
請求項（抜粋）：
基板と、この基板上に形成された所定厚みと形状を有し端部において前記基板と段差を有する機能素子と、この機能素子の一部とそれに隣接する前記段差とこの段差に隣接する前記基板の一部との上に形成された所定形状の薄膜を有する半導体素子において、前記機能素子と前記基板の間に少なくとも段差を生じ無いように、前記段差とこの段差に隣接する基板の一部に形成したSOG膜を有することを特徴とする半導体素子。
IPC (2件)：
FI (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved