特許

J-GLOBAL ID：200903067606643406

半導体集積回路試験装置及び方法

発明者： 小野 貴秀
出願人/特許権者： 安藤電気株式会社
代理人 (1件)： 志賀 正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-360004
公開番号（公開出願番号）：特開2003-161762
出願日： 2001年11月26日
公開日（公表日）： 2003年06月06日
要約：

【要約】【課題】 複数の試験部を用いて効率的に試験を行うことができる半導体集積回路試験装置及び方法を提供する。【解決手段】 ステーション30a,30bを備える半導体集積回路試験装置において、ステーション30aが試験を行っている最中にステーション30bが試験をすることが可能な待機状態になった場合に、ステーション30bの試験を強制的に終了させた後で、テストステーション30a,30bにおける試験をほぼ同時に開始させる再試験動作の制御を行う。プログラム実行装置21及び制御装置23はステーション30a,30bの一度の試験に要する時間を測定し、上記の再試験動作を可能とする再試験有効時間を設定する。

請求項（抜粋）：

複数の試験部と、当該試験部の動作を制御する制御部とを備える半導体集積回路試験装置において、前記制御部は、前記試験部の少なくとも1つが試験状態にある場合であって、試験状態にある試験部以外の試験部が試験可能状態となったときに、試験状態にある試験部における試験を強制的に終了させる試験終了制御手段と、前記試験終了制御手段が強制的に試験を終了させた試験部及び試験可能状態にある前記試験部に試験を開始させる試験開始制御手段と、前記試験部の試験に要する時間を測定し、当該測定結果に応じて前記試験終了制御手段による試験の強制終了及び前記試験開始制御手段による試験の開始を可能とする再試験有効時間を設定する設定手段とを備えることを特徴とする半導体集積回路試験装置。

IPC (2件)：

G01R 31/28 ,  G01R 31/26

FI (2件)：

G01R 31/26 Z ,  G01R 31/28 H

Fターム (9件)：

2G003AA07 ,  2G003AG11 ,  2G003AH01 ,  2G003AH04 ,  2G003AH06 ,  2G003AH10 ,  2G132AA00 ,  2G132AE24 ,  2G132AL09