特許

J-GLOBAL ID：200903067615634347

半導体集積回路及び半導体集積回路の遅延時間調整方法

発明者： 中村 恒夫
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-063502
公開番号（公開出願番号）：特開平5-268013
出願日： 1992年03月19日
公開日（公表日）： 1993年10月15日
要約：

【要約】【目的】 インバータチェーンと複数のコンデンサを有する遅延回路において、前記複数のコンデンサの接続形態を各種設定できるようにし、遅延時間の調節を容易にする。【構成】 複数のコンデンサC121〜C12nを、各々フューズF111〜F11n,F131〜F13n,F141〜F14(n-1)を介して並列、直列のどちらにも対応できるようフューズを介して接続した。

請求項（抜粋）：

第1のノードと第2のノードとの間を接続する配線、基準電位ノード、および、第1電極および第2電極を有する第1および第2の容量手段を有する半導体集積回路において、前記配線と前記第1の容量手段の第1電極との間に接続された第1の切断可能な配線部と、前記第1の容量手段の第2電極と前記基準電位ノードとの間に接続された第2の切断可能な配線部と、前記配線と前記第2の容量手段の第1電極との間に接続された第3の切断可能な配線部と、前記第2の容量手段の第2電極と前記基準電位ノードとの間に接続された第4の切断可能な配線部と、前記第1の容量手段の第2電極と、前記第2の容量手段の第1電極との間に接続された第5の切断可能な配線部と、を、有することを特徴とする半導体集積回路。

IPC (3件)：

H03K 5/13 ,  H01L 21/82 ,  H01L 27/04