特許
J-GLOBAL ID：200903067627348935
薄膜トランジスタおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平5-040296
公開番号（公開出願番号）：特開平6-250223
出願日： 1993年03月01日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 簡単な製造プロセスで歩留りよく製造でき、結果的に低コストで表示品位の優れたアクティブマトリクス型表示装置を実現できる薄膜トランジスタおよびその製造方法を実現する。【構成】 ガラス基板101上の同一平面上にソース電極103及びドレイン電極104が形成され、これらを覆って半導体層およびゲート絶縁膜が積層され、ゲート絶縁膜の上にゲート電極107が形成され、かつ半導体層及びゲート絶縁膜をゲート電極107と同一の形状に形成した薄膜トランジスタにおいて、導電膜をパターニングして形成されるゲート電極107の形成時に、同時に、同一平面上の異なる位置に補助容量電極108をパターニングする。その後、ゲート電極107および補助容量電極108と同一の形状に半導体層及びゲート絶縁膜を形成する。
請求項（抜粋）：
絶縁性基板上の同一平面上にソース電極およびドレイン電極を同時に形成する工程と、該ソース電極および該ドレイン電極を覆って半導体層、絶縁膜および導電膜をこの順に連続的に積層する工程と、該導電膜をゲート電極の形状に形成した後、該半導体層および該絶縁膜を該ゲート電極と同一の形状に形成する工程とを経て作製される薄膜トランジスタにおいて、該ゲート電極の形成時に、該ゲート電極と同一平面上の異なる位置に同時に形成される補助容量電極を有し、該ゲート電極および該補助容量電極と同一の形状に該半導体層および該絶縁膜が形成されている薄膜トランジスタ。
IPC (3件)：
G02F 1/136 500
, G02F 1/1333 505
, H01L 29/784
