特許

J-GLOBAL ID：200903067644168487

アナログ・ディジタル変換器及びアナログ・ディジタル変換方法

発明者： ウエイン・シー・ゲク
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 長谷川 次男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-280456
公開番号（公開出願番号）：特開平5-218874
出願日： 1992年09月25日
公開日（公表日）： 1993年08月27日
要約：

【要約】 (修正有)【目的】積分型アナログ・ディジタル変換器のランダウン期間をなくして、高精度と高速化を両立させる。【構成】入力アナログ信号を連続印加しつつ、入力基準信号を切り換えてマルチ・スロープ動作をおこなう。読み取り期間の開始および終了時点の積分器502出力電圧を標本抽出して、その差分と読み取り期間の入力基準信号の切り換え回数から入力アナログ信号のデイジタル変換値を得る。

請求項（抜粋）：

後記(イ)及至(ハ)を有するアナログ・ディジタル変換器。(イ)入力アナログ信号と入力基準信号を積分するための積分器と,該積分器の出力の極性を検出するための比較器と,該比較器の出力に応じて前記入力基準信号の印加を制御し,積分器出力カウントを与えるための積分器論理とを有する積分手段。(ロ)第1,第2の残留電圧をそれぞれ得るために所定の時間間隔の開始時点と終了時点のそれぞれで前記積分器の出力を測定するための残留ADC。(ハ)前記積分手段と前記残留ADC接続されて,前記第1,第2の残留電圧を残留カウントに変換し、該残留カウントと前記所定の時間間隔内の前記積分器出力カウントを結合して出力ディジタル信号を生成するための制御論理。

IPC (2件)：

H03M 1/52 ,  H03M 1/54