特許

J-GLOBAL ID：200903067653979080

ゼロチェックサム装置

発明者： 木村 亮史 ,  橋本 洋郎
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平11-139448
公開番号（公開出願番号）：特開2000-330810
出願日： 1999年05月20日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 基準チェックサム値を不要とし、記憶されているデータの3ビットまでのエラーを同時に検出でき、かつ、エラーの有無の判別を容易にする。【解決手段】 メモリ1のデータ記憶領域に8バイトの空き領域を設け、操作部2よりデータ記憶領域のエラーチェック指示を入力する。データ演算部3にて、制御部7を介しメモリより読出したデータのチェックサム値との加算値がゼロとなるチェックサム値の8バイトのデータを演算し、メモリの空き領域に書込む。メモリに記憶されているデータと書込んだデータとを読出し、加算部4に入力し、全データのチェックサム値を算出し、判別部5に入力する。判別部は、算出値がゼロならば正常、ゼロでなければエラーありを判別し、この信号を表示部6に入力し、メモリに記憶されているデータが正常か否かを表示する。

請求項（抜粋）：

マイクロコンピュータを搭載した機器のデータ記憶領域に記憶されているデータをチェックするものであって、前記データ記憶領域の空き領域に所要バイトの領域を設けると共に、前記データ記憶領域に記憶されているデータのチェックサム値との加算値がゼロとなるチェックサム値のデータを演算するデータ演算部と、データ演算部よりのデータを前記空き領域に書込みを行う制御部と、前記データ記憶領域に記憶されているデータおよび空き領域に書き込んだデータの全チェックサム値を算出する加算部と、加算部よりの値を判別する判別部とを設け、判別部にてゼロが判別された場合にデータ記憶領域に記憶されているデータが正常であると判定するようにしたゼロチェックサム装置。

Fターム (4件)：

5B001AA14 ,  5B001AB01 ,  5B001AD03 ,  5B001AE02