特許
J-GLOBAL ID：200903067663330074
半導体回路及び半導体集積回路
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-224753
公開番号（公開出願番号）：特開平8-088550
出願日： 1994年09月20日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】消費電力が小さくかつモノリシック化のときにチップ面積を縮小できる、IGBTやMOSFET用の(dV/dt)誤動作防止回路を実現する。【構成】IGBTのゲート・ソース間にゲート短絡用のMOSFETを備え、そのMOSFETのゲートとIGBTのコレクタ間にコンデンサを接続する。これにより、(dV/dt)発生時にゲート短絡用MOSFETがオンしてIGBTのゲートを短絡して誤動作を防止する。【効果】(dV/dt)発生時のみ保護回路が動作するので、消費電力が小さくなる。また、大きな抵抗を必要としないので、モノリシックチップ面積の縮小化を実現できる。
請求項（抜粋）：
一対の主電極及び絶縁ゲート電極を有する第1の半導体装置と、第1の主電極,第2の主電極及び制御電極を有し、第1の主電極が第1の半導体装置の絶縁ゲート電極に接続され、第2の主電極が第1の半導体装置の一方の主電極に接続される第2の半導体装置と、第2の半導体装置の制御電極と固定電位との間に接続される容量素子と、を備えることを特徴とする半導体回路。
IPC (4件)：
H03K 17/16
, H02M 1/08
, H03K 17/56
, H02M 7/537
