特許
J-GLOBAL ID：200903067695662001
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 純之助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-056991
公開番号（公開出願番号）：特開平8-255904
出願日： 1995年03月16日
公開日（公表日）： 1996年10月01日
要約：
【要約】【目的】電極間耐圧を向上することができるFETの電極構造を備える半導体装置を提供する。【構成】第1の導電型の活性領域層と、第2の導電型の埋込構造層と、これらの表面に形成されたソース電極とゲート電極とドレイン電極を有するFETにおいて、ソース電極またはドレイン電極の何れか一方のみが、少なくとも上記第2の導電型の埋込構造層に接続された電極構造を備える。
請求項（抜粋）：
第1の導電型の活性領域層と、第2の導電型の埋込構造層と、これらの表面に形成されたソース電極とゲート電極とドレイン電極を有する電界効果トランジスタにおいて、ソース電極またはドレイン電極の何れか一方のみが、少なくとも上記第2の導電型の埋込構造層に接続された電極構造を備えることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 X
, H01L 29/78 616 S
