特許
J-GLOBAL ID:200903067720174467
過電流検出回路
発明者:
,
出願人/特許権者:
代理人 (2件):
佐藤 強
, 小川 清
公報種別:公開公報
出願番号(国際出願番号):特願2006-012138
公開番号(公開出願番号):特開2007-195006
出願日: 2006年01月20日
公開日(公表日): 2007年08月02日
要約:
【課題】カレントミラー回路を構成するトランジスタにおいて発生するアーリー効果の影響を排除して、過電流検出精度を向上可能な過電流検出回路を提供する。【解決手段】過電流検出回路21が、MOSトランジスタ2により負荷1を通電駆動すると、負荷電流の1/nの電流をMOSトランジスタ3側に流し、更にその電流をカレントミラー回路6によりミラーさせて抵抗10及び電圧検出回路11により検出を行なう場合、カレントミラー回路6とMOSトランジスタ3並びに電流検出抵抗10との間に、アーリー効果キャンセル回路29を配置する。【選択図】図1
請求項(抜粋):
電源とグランドとの間に負荷と共に直列接続される出力トランジスタと同時にON,OFFされ、出力端子の一方が、前記出力トランジスタの非負荷側の出力端子と共通に接続される検出用トランジスタと、
非反転入力端子が前記出力トランジスタの負荷側出力端子に接続されると共に、反転入力端子が前記検出用トランジスタの他方の出力端子に接続されるオペアンプと、
このオペアンプの出力端子と、前記検出用トランジスタの他方の出力端子側との間に主トランジスタが接続されるカレントミラー回路と、
このカレントミラー回路の副トランジスタ側に流れる電流を検出する電流検出手段とを備えて構成される過電流検出回路において、
前記カレントミラー回路と前記検出用トランジスタ並びに前記電流検出手段との間に配置され、共通に接続される入力端子に所定電圧が印加されると前記カレントミラー回路側に接続されている出力端子の電位が定まる1対のトランジスタを備えたことを特徴とする過電流検出回路。
IPC (2件):
FI (2件):
H03K17/08 C
, G01R19/165 L
Fターム (41件):
2G035AA00
, 2G035AB01
, 2G035AC02
, 2G035AC16
, 2G035AD02
, 2G035AD03
, 2G035AD10
, 2G035AD20
, 2G035AD54
, 5J055AX00
, 5J055AX34
, 5J055AX48
, 5J055BX16
, 5J055CX28
, 5J055DX22
, 5J055DX62
, 5J055DX63
, 5J055DX72
, 5J055DX73
, 5J055DX83
, 5J055EX02
, 5J055EY01
, 5J055EY03
, 5J055EY10
, 5J055EY12
, 5J055EY17
, 5J055EY21
, 5J055EZ03
, 5J055EZ04
, 5J055EZ08
, 5J055EZ09
, 5J055EZ10
, 5J055EZ65
, 5J055FX05
, 5J055FX19
, 5J055FX20
, 5J055FX32
, 5J055GX01
, 5J055GX02
, 5J055GX07
, 5J055GX08
引用特許:
前のページに戻る