特許

J-GLOBAL ID：200903067754611149

不揮発性半導体記憶装置

発明者： 小山 昌司 ,  井上 達朗
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-210111
公開番号（公開出願番号）：特開平5-036942
出願日： 1991年07月26日
公開日（公表日）： 1993年02月12日
要約：

【要約】 (修正有)【目的】 メモリTrを増加させず、かつメモリTrのゲート長の微細化のみに拘泥せずに、飛躍的に高集積化できる不揮発性半導体記憶装置を提供する。【構成】 メモリセル群は複数のメモリセルを直列接続して構成され、各メモリセルはFAMOS構造のメモリTrとMOS構造の選択Trを並列接続して構成されている。メモリTrは半導体基板1に不純物領域2b,2cと浮遊ゲート電極6と、制御ゲート電極7とを有し、第1の選択TrはメモリTr上方の多結晶Si膜13a〜13bに形成されたソース/ドレイン領域とゲート電極15で構成されている。メモリセルの1つを書込み状態にするには、選択メモリセルの選択Trはオフにし、他のセルの選択Trはオンにする。従って非選択メモリセルのメモリTrは転送ゲートとして機能させる必要がなく、高低2種類の電圧で書込みできる。選択Trは増すが積層構造であるので、基板上の占有面積は増加しない。

請求項（抜粋）：

複数のビット線と、ソース線と、各ビット線とソース線との間に接続された、第1のワード線に接続された制御ゲート電極及び浮遊ゲート電極を有するメモリ用MOSトランジスタと第2のワード線に接続されたゲート電極を有する選択用MOSトランジスタとの並列接続体を複数個直列接続してなるメモリセル列と、を具備する不揮発性半導体記憶装置。

IPC (4件)：

H01L 27/115 ,  G11C 16/02 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  G11C 17/00 307 B ,  H01L 29/78 371