特許
J-GLOBAL ID:200903067766652673
通信処理用回路素子
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
武 顕次郎
公報種別:公開公報
出願番号(国際出願番号):特願平7-292864
公開番号(公開出願番号):特開平8-228196
出願日: 1983年09月21日
公開日(公表日): 1996年09月03日
要約:
【要約】【課題】 LSIパッケージの端子ピン数の増加を最小限に抑え、しかも多くの機能の選択と組合わせが行なえるようにしたCIMを提供すること。【解決手段】 シフトレジスタ(104)と、このシフトレジスタのデータをシリアル信号(TXD)としてデータ伝送路(20)に送り出し、且つ前記データ伝送路からシリアル信号(RXD)を受信して前記シフトレジスタに格納する制御回路とから構成された通信処理用回路素子において、データ伝送路と制御回路との間でデータを送受する少なくとも一対の入出力端子(64、66)と、シフトレジスタ(104)とパラレルに接続された複数の端子(71〜84)とを備え、複数の端子の入出力方向を切り換える切り換え回路(306又は331)を内蔵させたもの。
請求項(抜粋):
シフトレジスタ(104)と、このシフトレジスタのデータをシリアル信号(TXD)としてデータ伝送路(20)に送り出し、且つ前記データ伝送路からシリアル信号(RXD)を受信して前記シフトレジスタに格納する制御回路とから構成された通信処理用回路素子において、前記通信処理用回路素子は、前記データ伝送路と前記制御回路との間でデータを送受する少なくとも一対の入出力端子(64、66)と、前記シフトレジスタとパラレルに接続された複数の端子(71〜84)とを備え、更に前記複数の端子の入出力方向を切り換える切り換え回路(306又は331)を内蔵することを特徴とする通信処理用回路素子。
IPC (4件):
H04L 12/28
, B60R 16/02 665
, H04J 3/00
, H04L 12/44
FI (4件):
H04L 11/00 310 D
, B60R 16/02 665 Z
, H04J 3/00 A
, H04L 11/00 340
前のページに戻る