特許

J-GLOBAL ID：200903067773722903

半導体装置の製造方法及び半導体装置

発明者： 廣田 俊幸
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-012342
公開番号（公開出願番号）：特開2000-216355
出願日： 1999年01月20日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 本発明は、形成膜の剥がれ等によるパーティクルの発生を防止するとともに、パーティクルの発生に伴う歩留まり低下を防止することができる半導体装置の製造方法及び半導体装置を提供することを課題とする。【解決手段】 シリンダ型の下部電極62の型となるトレンチを形成する際にウェハエッジ部100に形成される段差部(スタック段)32の位置を容量コンタクト形成の際にウェハエッジ部100に形成される段差部(容量コンタクト段)19の位置よりも外側(ウェハ周辺側)に設定し、なおかつ、リンドープシリコン膜(DOPOS)34の周辺除去の工程(第4工程)を設けて、マスク位置を容量コンタクト形成の際にウェハエッジ部100に形成される段差部(容量コンタクト段)19よりも内側(ウェハ中心側)に設定する。

請求項（抜粋）：

シリンダ型スタックトキャパシタを有し、形成膜の剥がれ等によるパーティクルの発生を防止するとともに、パーティクルの発生に伴う歩留まり低下を防止することができる半導体装置の製造方法であって、容量コンタクト形成の際にウェハのエッジ部に形成される段差部である容量コンタクト段を作成する工程と、シリンダ型の下部電極の型となるトレンチを形成する際にウェハのエッジ部に形成される段差部であるスタック段を、前記容量コンタクト段の位置よりもウェハ周辺側に設定する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 621 Z ,  H01L 27/04 C

Fターム (12件)：

5F038AC02 ,  5F038AC10 ,  5F038AV06 ,  5F038BH07 ,  5F038DF05 ,  5F038EZ11 ,  5F083AD24 ,  5F083GA30 ,  5F083MA06 ,  5F083MA17 ,  5F083PR05 ,  5F083PR39