特許
J-GLOBAL ID：200903067775655111
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-088915
公開番号（公開出願番号）：特開2001-274378
出願日： 2000年03月28日
公開日（公表日）： 2001年10月05日
要約：
【要約】【課題】 リーク電流を抑制し、ゲート駆動能力を高めた短ゲート長の電界効果トランジスタを提供する。【解決手段】 シリコン基板1上に形成されたMOSFET20において、シリコン酸化膜以外の材料のゲート絶縁膜4と、ゲート絶縁膜の上に位置するゲート電極5とを備え、ゲート絶縁膜の材料はシリコン酸化物よりも大きい比誘電率を有し、ゲート絶縁膜の膜厚は、シリコン酸化膜を主材料とする厚さ1.5nm〜2.0nmのゲート絶縁膜を用いたMOSFETにおける短チャネル効果と同等以下の短チャネル効果を有するように、所定値以下とされている。
請求項（抜粋）：
シリコン基板上に形成されたMOS電界効果型トランジスタにおいて、前記シリコン基板の上に位置する、シリコン酸化膜以外の材料を主材料とするゲート絶縁膜と、前記ゲート絶縁膜の上に位置するゲート電極とを備え、前記ゲート絶縁膜を構成する材料はシリコン酸化物よりも大きい比誘電率を有し、前記ゲート絶縁膜の膜厚は、シリコン酸化膜を主材料とする厚さ1.5nm〜2.0nmのゲート絶縁膜を用いたMOSFETにおける短チャネル効果と同等以下の短チャネル効果を有するように、所定値以下とされている、半導体装置。
Fターム (16件)：
5F040DA01
, 5F040DA06
, 5F040DC01
, 5F040DC10
, 5F040EC01
, 5F040EC13
, 5F040ED01
, 5F040ED03
, 5F040ED04
, 5F040ED05
, 5F040EF02
, 5F040EK01
, 5F040FA03
, 5F040FB01
, 5F040FC02
, 5F040FC19
