特許

J-GLOBAL ID：200903067783514179

電界効果型半導体装置

発明者： レイモンド、ジェイ.イー.ヒュティング ,  エルウィン、エイ.ハイツェン ,  ロブ、バン、ダーレン
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 吉武 賢次 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-567046
公開番号（公開出願番号）：特表2003-526948
出願日： 2001年02月28日
公開日（公表日）： 2003年09月09日
要約：

【要約】【課題】 トレンチ・ゲート型の例えばMOSFETであって、半導体本体10の表面10aに横並び素子セルと、ドレイン・トレンチ40を介して表面10aから下部ドレイン領域14aに延在する少なくとも一つのドレイン配線41を備えた半導体装置を提供する。【解決手段】 装置のチャネル形成領域15が横方向にドレイン・トレンチ40まで延在する。ドレイン・トレンチ40はチャネル形成領域15の厚みを介して下部ドレイン領域14aまで延在する。ドレイン・トレンチ40の横壁上の中間絶縁層24によりドレイン配線41がチャネル形成領域15より分離される。全セルラー配置領域により導電チャネル12が形成され小型のセルラー配置が実現される。ディスクリート装置構造により基板導電路が不要となり、装置のON抵抗が低減される。

請求項（抜粋）：

半導体本体と、この本体の一主表面上に横並びに配される複数の素子セルとを備え、各素子セルは、第1導電型のチャネル形成領域により反対の第2導電型の下部ドレイン領域から分離されているソース領域と前記チャネル形成領域に容量結合されて、前記ドレイン、ソース領域間の導電チャネルを制御するゲート電極と、前記一主表面から前記下部ドレイン領域までドレイン・トレンチ内に延在する少なくとも一つのドレイン接続を備えた電界効果半導体装置であって、 前記チャネル形成領域は横方向に前記ドレイン・トレンチまで延在し、前記ドレイン・トレンチは前記チャネル形成領域の厚みを介して前記下部ドレイン領域まで延在し、前記ドレイン・トレンチの横壁上の中間絶縁層により前記ドレイン接続が前記チャネル形成領域より分離されていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 653 ,  H01L 29/78 652 ,  H01L 29/78

FI (4件)：

H01L 29/78 653 B ,  H01L 29/78 652 L ,  H01L 29/78 652 S ,  H01L 29/78 653 A