入力バッファ回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-121522
公開番号（公開出願番号）：特開平5-315939
出願日： 1992年05月14日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】読み出し専用記憶素子を有する半導体装置のチップ上に設けられる入力バッファ回路において、動作電源電圧が変更になっても最適な特性が得られるように、入出力特性が製造工程中で切り換え可能な入力バッファ回路を提供する。【構成】入出力特性の異なる第1入力回路3Aと第2入力回路3Bの入力を共通にして入力端5に接続し、記憶素子MCに記憶された情報により制御されスイッチング回路7により、第1入力回路3Aまたは第2入力回路3Bを選択する。すなわち、半導体装置の動作電源電圧により第1入力回路3Aか第2入力回路3Bのいずれか最適の特性を示す方の入力回路を選択する。この選択は、半導体装置のチップ上の読み出し専用記憶素子に情報を記憶させる書き込み工程と同一の工程で、制御用記憶素子MCのしきい値電圧を変え、これをエンハンスメント型にするか或いはディプリーション型にするかによって行う。

請求項（抜粋）：

製造工程において情報の書き込みを行なう読み出し専用記憶素子を有する半導体装置のチップ上に設けられる入力バッファ回路であって、入力端が信号入力端子に接続されたCMOS構成のインバータ回路を含む、第1の入力回路と、入力端が前記信号入力端子に接続され前記インバータ回路とは異なる入出力特性を示すCMOS構成のインバータ回路を含む、第2の入力回路と、前記第1の入力回路の出力と前記第2の入力回路の出力とを切り換えて出力端子に伝達するスイッチング手段と、前記製造工程中の前記読み出し専用記憶素子への情報書き込み工程において情報を書き込まれる制御用記憶素子を有し、前記制御用記憶素子に記憶された情報により、前記スイッチング手段を介して前記第1の入力回路の出力と前記第2の入力回路の出力の切り換えを制御する制御回路とを有することを特徴とする入力バッファ回路。

IPC (5件)：

H03K 19/0185 , H01L 27/04 , H01L 27/092 , H01L 27/112 , H03K 19/0175

FI (4件)：

H03K 19/00 101 C , H01L 27/08 321 L , H01L 27/10 433 , H03K 19/00 101 K

前のページに戻る