特許
J-GLOBAL ID：200903067791451046
LFR回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-076827
公開番号（公開出願番号）：特開平7-288717
出願日： 1994年04月15日
公開日（公表日）： 1995年10月31日
要約：
【要約】【目的】 簡単な構成により、所望のサンプルレートで画像データをサンプリングして、倍速時の走査線内挿処理を行い、ノーマル速時に観測されるフィールド間及びライン間のインターフリッカを減少させる。【構成】 LFR回路1は、3ポートメモリ2の入力ポートに1フィールドの画像信号d1を入力し、タイミングコントローラ13からの1/50Secのノーマルライト信号s1で書き込む。そして、倍速信号s2で3ポートメモリ2の第2出力ポートから画像データsd3を読みだしLFR部14に倍速で取り込む。一方、倍速信号s2に対して非同期のノーマルリード信号(1/50Sec)s3で第2出力ポートと独立の3ポートメモリ2の第1出力ポートから画像データd2を第2フィールドメモリ12に書き込む。
請求項（抜粋）：
インターレース方式の映像信号の走査線を補間し順次走査方式に変換してラインフリッカを除去するLFR回路において、前記映像信号の1フィールドのフィールドデータを記憶すると共に、記憶した前記フィールドデータを互いに非同期で出力する第1出力ポート及び第2出力ポートを少なくとも有した第1記憶手段と、1フィールド期間遅延した後に、前記第1記憶手段の前記第1出力ポートから前記フィールドデータを読み出して記憶する第2記憶手段と、前記第1記憶手段の前記第2出力ポートからの前記フィールドデータまたは前記第2記憶手段からの前記フィールドデータの一方を1ライン期間遅延させるデータ遅延手段と、前記第1記憶手段の前記第2出力ポートからの前記フィールドデータ、前記第2記憶手段からの前記フィールドデータ及び前記データ遅延手段により遅延された前記フィールドデータより補間フィールドデータを生成する補間データ生成手段とを備えたことを特徴とするLFR回路。
IPC (2件)：
FI (2件)：
H04N 5/93 Z
, H04N 5/93 B
