特許

J-GLOBAL ID：200903067796019690

半導体装置及びその製造方法

発明者： 遠山 隆之
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-318595
公開番号（公開出願番号）：特開2001-135645
出願日： 1999年11月09日
公開日（公表日）： 2001年05月18日
要約：

【要約】【課題】 絶縁膜の材質を変えることなく、また電極間距離を大きくすることになく、チャネル層内のゲート-ドレイン間寄生容量を減らす。【解決手段】 化合物半導体基板11にソース領域12、ドレイン領域13、チャンネル領域14が設けられている。また、化合物半導体基板11の上に、絶縁膜15が設けられ、この絶縁膜15を貫通する状態で、ゲート電極16、ソース電極17、及びドレイン電極18が設けられている。そして、ソース電極17、及びドレイン電極18のゲート電極16に臨む縁部17A、18Aが、ゲート電極16の方向に対してノコギリ(ギザギザ)状の凹凸を有する波形状に形成されている。したがって、絶縁膜15の材質を変えることなく、また電極間距離を大きくすることになく、チャンネル領域14内のゲート-ドレイン間に生じる寄生容量を低減できる。

請求項（抜粋）：

半導体基板に設けたソース領域とドレイン領域との間に、電荷通路となるチャネル領域を設けるとともに、前記チャネル領域上にゲート電極を設け、さらに前記ソース領域とドレイン領域上にソース電極及びドレイン電極を設けた半導体装置において、前記ソース電極及びドレイン電極の前記ゲート電極に臨む縁部を、前記ゲート電極方向に対して凹凸を有する波形状に形成した、ことを特徴とする半導体装置。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778

FI (2件)：

H01L 29/80 F ,  H01L 29/80 H

Fターム (11件)：

5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GS02 ,  5F102GT03 ,  5F102GV08 ,  5F102HC07 ,  5F102HC11 ,  5F102HC21