特許
J-GLOBAL ID：200903067807622814
薄膜トランジスタ・マトリクスの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-169288
公開番号（公開出願番号）：特開平6-310533
出願日： 1993年07月08日
公開日（公表日）： 1994年11月04日
要約：
【要約】【目的】薄膜トランジスタ・マトリクスの製造方法に関し、リソグラフィー工程で使用するフォトマスクの回数を低減させて歩留りを向上すること。【構成】ゲート電極とゲートバスラインを形成する際に1枚目のフォトマスクを使用し、ゲート電極の上でトランジスタの活性層となる半導体膜をパターニングする際に2枚目のフォトマスクを使用し、また、画素電極、ソース電極、ドレイン電極、ドレインバスライン及びドレインバス端子部を形成する際に3枚目のフォトマスクを使用し、画素電極、ドレインバスライン端子部及びゲートバス端子部の上の膜を除去する際に4枚目のフォトマスクを使用することを含む。
請求項（抜粋）：
透明絶縁体基板(21)の上面に、ゲート電極(22)と該ゲート電極(22)に導通するゲートバスライン(23)を形成する工程と、前記ゲート電極(22)及び前記ゲートバスライン(23)を覆うゲート絶縁膜(24)、半導体活性層(25)及びチャネル保護膜(26)を順に前記透明基板(21)の上に成膜する工程と、前記ゲート電極(22)の輪郭に対応する位置の内側にレジストパターン(27)を形成する工程と、前記レジストパターン(27)をマスクにして、前記チャネル保護膜(26)、前記半導体活性層(25)をエッチングし、さらに前記チャネル保護膜(26)の輪郭が前記半導体活性層(25)の輪郭よりも内側になるパターンを形成する工程と、前記レジストパターン(27)を除去した後に、前記チャネル保護膜(26)の輪郭から外側に露出されている前記半導体活性層(25)に不純物を導入してコンタクト領域(25A)を形成する工程と、画素電極材料膜及び金属膜よりなる積層体を形成して該積層体をパターニングすることにより、前記コンタクト領域(25A)に接続し且つその上で分離されるソース電極(28)及びドレイン電極(29)と、該ドレイン電極(29)に繋がるドレインバスライン(30)とを形成し、前記ソース電極(28)に繋がる画素領域に前記積層体を残し、続いて、前記ソース電極(28)及び前記ドレイン電極(29)からはみ出た前記コンタクト領域(25A)をエッチングにより除去する工程と、前記画素領域に存在する前記金属膜を除去することにより前記画素電極材料膜からなる画素電極(31)を露出させる工程とが含まれていることを特徴とする薄膜トランジスタ・マトリクスの製造方法。
IPC (5件)：
H01L 21/336
, H01L 29/784
, G02F 1/1343
, G02F 1/136 500
, H01L 21/22
