半導体素子の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：笹島富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-348077
公開番号（公開出願番号）：特開平9-283760
出願日： 1996年12月26日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】ショートチャネル特性を改善し、素子の駆動電流を増加する。【解決手段】第1領域及び第2領域に夫々形成されるポリシリコンゲート13a,13b上に、湿式食刻に選択比の優れた酸化膜及び窒化膜からなる第1絶縁膜15及び第2絶縁膜16を形成した後、第2絶縁膜16上に感光膜をコーティングする。そして、側壁スペース15a,20の形成箇所の感光膜を除去してから異方性食刻を施すことで、選択的に側壁スペース15a,20が形成される。この際、第2領域において第1絶縁膜15及び第2絶縁膜16から側壁スペース20を形成するようにして、側壁スペース20の厚さを側壁スペース15aの厚さより厚くし、ショートチャネル特性を改善する。

請求項（抜粋）：

第1領域及び第2領域を有した半導体基板(11)上にゲート絶縁膜(12)を形成する工程と、該半導体基板(11)上の第1領域及び第2領域上に第1及び第2ゲート電極(13a、13b)を夫々形成する工程と、前記第1ゲート電極(13a)基端部近傍の半導体基板の第1領域に第1導電形の低濃度不純物領域を形成する工程と、前記第2ゲート電極(13b)基端部近傍の半導体基板の第2領域に第2導電形の低濃度不純物領域を形成する工程と、前記第1及び第2ゲート電極(13a、13b)が形成された半導体基板(11)上に第1絶縁膜(15)を形成する工程と、該第1絶縁膜(15)上に第2絶縁膜(16)を形成する工程と、前記第1領域の第2絶縁膜(16)を除去する工程と、前記第1領域の第1絶縁膜(15)を異方性食刻により食刻し、前記第1ゲート電極(13a)の側面に第1側壁スペース(15a)を形成する工程と、該第1側壁スペース(15a)が形成された第1ゲート電極(13a)基端部近傍の半導体基板の第1領域に第1導電形の高濃度不純物領域(14a)を形成する工程と、前記第2領域の第1絶縁膜(15)及び第2絶縁膜(16)を異方性食刻により食刻し、前記第2ゲート電極(13b)の側面に第1絶縁膜(15)及び第2絶縁膜(16)からなる第2側壁スペース(20)を形成する工程と、該第2側壁スペース(20)が形成された第2ゲート電極(13b)基端部近傍の半導体基板の第2領域に第2導電形の高濃度不純物領域(14b)を形成する工程と、を順次行うことを特徴とする半導体素子の製造方法。

IPC (6件)：

H01L 29/78 , H01L 21/336 , H01L 21/8238 , H01L 27/092 , H01L 27/108 , H01L 21/8242

FI (3件)：

H01L 29/78 301 L , H01L 27/08 321 D , H01L 27/10 671 Z

引用特許：

審査官引用 (2件)

特開平4-061254
特開平4-218925

前のページに戻る