特許
J-GLOBAL ID：200903067813538248
比較回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-029298
公開番号（公開出願番号）：特開平9-223957
出願日： 1996年02月16日
公開日（公表日）： 1997年08月26日
要約：
【要約】 (修正有)【課題】 動作の高速化と低消費電力化とを実現することができなかった。【解決手段】 電源端子に一端、出力端子OUTZ(OUT)に他端、出力端子OUT(OUTZ)にゲートが接続されたトランジスタP11(P12)、出力端子OUTZ(OUT)に一端、出力端子OUT(OUTZ)にゲートが接続されたトランジスタN11(N12)、トランジスタN11(N12)の他端に一端が、ノードND3に他端が接続されNチャネル型トランジスタを含む回路ブロック11(12)、ノードND3に一端が接続され接地端子に他端を接続され信号ENをゲートに入力されるトランジスタN13、電源端子に一端、出力端子OUTZに他端を接続され信号ENをゲートに入力されるトランジスタP13、電源端子に一端、出力端子OUTZに他端を接続され信号ENをゲートに入力されるトランジスタP14を備える。
請求項（抜粋）：
第1の電源電圧端子と第1の出力端子との間に接続され、プリチャージ信号を入力されて前記第1の出力端子を所定電位にプリチャージする第1のプリチャージ手段と、第1の電源電圧端子と第2の出力端子との間に接続され、プリチャージ信号を入力されて前記第2の出力端子を所定電位にプリチャージする第2のプリチャージ手段と、第1のノードと第2の電源電圧端子との間に接続され、比較信号を入力されて前記第1のノードと第2の電源電圧端子との間を導通させる活性化手段と、第2のノードと前記第1のノードとの間に接続され、前記活性化手段に前記比較信号が入力されると前記第2のノードを変化させる第1の回路ブロックと、第3のノードと前記第1のノードとの間に接続され、前記活性化手段に前記比較信号が入力されると前記第3のノードを変化させる第2の回路ブロックと、第1の電源電圧端子と、前記第2、第3のノードと、前記第1、第2の出力端子とに接続され、前記第2、第3のノードの電位を比較してその電位差を増幅した結果を前記第1、第2の出力端子から出力する比較手段と、を備えることを特徴とする比較回路。
IPC (4件)：
H03K 19/20
, G11C 11/419
, H03F 3/45
, H03K 5/19
H03K 19/20
, H03F 3/45 Z
, H03K 5/19 H
, G11C 11/34 311
