特許
J-GLOBAL ID：200903067831417490
デコーダ回路及び半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-324284
公開番号（公開出願番号）：特開平6-176599
出願日： 1992年12月03日
公開日（公表日）： 1994年06月24日
要約：
【要約】【目的】 簡易な回路構成により、該デコーダ回路全体の回路規模を増大させることなく、試験モードに於いて、ワード線若しくはビット線を全選択若しくは全非選択させる為の機能を有し、然も高集積化に適した安価なデコーダ回路を提供する。【構成】 半導体記憶装置に於けるデコーダ回路1で有って、当該デコーダ回路1の出力段若しくはデコード段が、高電位電圧を供給する第1の電源4、と制御信号により基準電位電圧と該高電位電圧の何れかを供給しうる第2の電源5とに接続されているデコーダ回路。
請求項（抜粋）：
半導体装置に於けるデコーダ回路で有って、当該デコーダ回路の出力段若しくはデコード段が、高電位電圧を供給する第1の電源と制御信号により基準電位電圧と該高電位電圧の何れかを供給しうる第2の電源とに接続されている事を特徴とするデコーダ回路。
IPC (4件)：
G11C 29/00 303
, G11C 11/413
, G11C 11/408
, G11C 16/06
G11C 11/34 302 A
, G11C 11/34 354 B
, G11C 17/00 309 Z
