特許

J-GLOBAL ID：200903067842539164

電流制限回路

発明者： 井上 晃一
出願人/特許権者： ローム株式会社
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-198063
公開番号（公開出願番号）：特開平6-043951
出願日： 1992年07月24日
公開日（公表日）： 1994年02月18日
要約：

【要約】【目的】 半導体電源回路の電流制限を高精度で行う。【構成】 電流制限回路20内の検出トランジスタQ2 のコレクタとドライブ用抵抗18との間に補正用抵抗19を設け、その抵抗値を、電流制限がかかる時点、すなわち出力トランジスタQ1 のコレクタ電流がI1 で出力電圧がVO となる時点における検出トランジスタQ2 のエミッタ・コレクタ間電圧と出力トランジスタQ1 のエミッタ・コレクタ間電圧とが等しくなるような値に設定する。そして、これにより、両トランジスタのエミッタ・コレクタ間電圧の差異に起因するアーリー効果を除去し、出力電流が本来意図した(設定した)制限電流値となった時点で制限用トランジスタQ3 を適切に動作させて相互コンダクタンスgm を絞ることにより、出力電流I1 を抑制する。

請求項（抜粋）：

帰還電圧と基準電圧との差分に応じた電圧を出力する差動増幅器と、エミッタを第1電源に接続するとともに前記差動増幅器の出力電圧をベースに印加しそれに応じた出力電流をコレクタより出力する出力トランジスタと、この出力トランジスタのコレクタに接続された出力端子とを有する電源回路に適用される電流制限回路であって、ベース及びエミッタを前記出力トランジスタのベース及びエミッタにそれぞれ共通接続し、かつ該出力トランジスタのベース・エミッタ接合面積のn分の1のベース・エミッタ接合面積を有する検出用トランジスタと、この検出用トランジスタのコレクタから流れ込む電流によりドライブ電圧を発生するドライブ用抵抗と、エミッタを第2電源に接続するとともにコレクタを前記差動増幅器に接続し、ベースに印加される前記ドライブ電圧に応じて前記差動増幅器の相互コンダクタンスを変化させて前記出力トランジスタの出力電流を制限する制限用トランジスタと、を有するとともに、前記検出トランジスタのコレクタと前記ドライブ用抵抗との間に補正用抵抗を挿入接続し、かつその抵抗値を電流制限がかかる時点での前記検出トランジスタのコレクタ・エミッタ間電圧と前記出力トランジスタのコレクタ・エミッタ間電圧とが等しくなるような値としたことを特徴とする電流制限回路。

IPC (3件)：

G05F 1/56 320 ,  H02H 9/02 ,  H02J 1/00 309

引用特許：

審査官引用 (3件)

• 特開平2-045813
  
• 特開昭63-192112
  
• 特開平2-162811