特許

J-GLOBAL ID：200903067893979185

半導体装置の製造方法

発明者： 則本 雅史 ,  村上 義男
出願人/特許権者： 三菱マテリアル株式会社
代理人 (1件)： 須田 正義
公報種別：公開公報
出願番号（国際出願番号）：特願平10-207765
公開番号（公開出願番号）：特開2000-040833
出願日： 1998年07月23日
公開日（公表日）： 2000年02月08日
要約：

【要約】【課題】 低抵抗率層形成時のウェーハの主面に形成された凹部にレジストが残留せず、素子の特性のばらつきを小さくし、歩留りを向上させる。厚いウェーハを用いて製造した場合に高抵抗率層の厚さをより薄くでき、素子の応答速度及びサージ耐量を向上させる。ウェーハ1枚当りの装置数を多く製造できる。【解決手段】 第1導電型の高抵抗率のシリコンウェーハ10の一方の主面に複数の第1小凹部11又は両主面に相対向する複数の第1及び第2小凹部11,12をそれぞれ形成し、小凹部11,12を含む主面領域からそれぞれ不純物を拡散して第2導電型の低抵抗率層13を形成する際に、小凹部11,12の周壁部11a,12aを主面に対して角度θで傾斜させ、角度θが30 ゚≦θ≦70 ゚、好ましくは54.74 ゚である。

請求項（抜粋）：

第1導電型の高抵抗率のシリコンウェーハ(10)の一方の主面に複数の第1小凹部(11)又は両主面に相対向する複数の第1及び第2小凹部(11,12)をそれぞれ形成する工程と、前記小凹部(11,12)を含む主面領域からそれぞれ不純物を拡散して第2導電型の低抵抗率層(13)を形成する工程とを有する半導体装置の製造方法において、前記小凹部(11,12)の周壁部(11a,12a)を前記主面に対して角度(θ)で傾斜させ、前記角度(θ)が30 ゚≦θ≦70 ゚であることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 29/861 ,  H01L 21/332

FI (2件)：

H01L 29/90 Z ,  H01L 29/747 301

Fターム (9件)：

5F005AA02 ,  5F005AB02 ,  5F005AC02 ,  5F005AF01 ,  5F005AH01 ,  5F005AH03 ,  5F005BA02 ,  5F005BB01 ,  5F005EA02