特許

J-GLOBAL ID：200903067895598804

半導体集積回路装置およびその設計方法

発明者： 酒井 泉
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-070134
公開番号（公開出願番号）：特開平9-260595
出願日： 1996年03月26日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】本発明は、静的電流によって故障を判断するC-MOS型半導体集積回路装置およびその設計方法において、故障による電流のリーク箇所を容易に特定できるようにすることを最も主要な特徴とする。【解決手段】たとえば、少なくとも1つの基準電位供給端子12と複数の電源供給端子14,15,16とを用意する。そして、電源供給端子14,15,16をそれぞれ介して、第1,第2,第3の電源32,33,34からの電源が、各N型ウェル領域51,52,53に供給されるようにした上で、回路を設計する。これにより、各N型ウェル領域51,52,53でのリーク電流をそれぞれに検出することが可能な構成となっている。

請求項（抜粋）：

半導体基板上に設けられた、少なくとも1つ以上の半導体素子が形成されてなる複数の回路領域と、この回路領域のそれぞれに基準電位を供給するための、少なくとも1つの基準電位供給端子と、前記回路領域ごとにそれぞれ電源を供給できるように割り当てられた、複数の電源供給端子とを具備したことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  G01R 31/28

FI (2件)：

H01L 27/04 D ,  G01R 31/28 V