特許

J-GLOBAL ID：200903067899671611

記憶装置およびアドレス管理方法

発明者： 浅利 信介 ,  田村 隆之 ,  白石 敦
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-055129
公開番号（公開出願番号）：特開2004-265162
出願日： 2003年03月03日
公開日（公表日）： 2004年09月24日
要約：

【課題】フラッシュメモリのような電気的に書込み、消去可能であって複数のバンクを有する不揮発性半導体記憶装置を用いたメモリシステムにおいて、不良ビットを含まないにもかかわらず未使用になるブロックが多くなり実質的な記憶容量が減少するのを防止する。【解決手段】複数のバンク(BANK0〜BANK3)を有するフラッシュメモリのような不揮発性半導体記憶装置を用いたメモリシステムにおいて、各バンクの先頭から不良ビットを含むブロックを回避しつつ1ブロックずつ選択してグループ化させて、各ブロックのグループに先頭から順次アドレスを割り当ててバンク間ブロックチェーンを構成するようにした。【選択図】 図5

請求項（抜粋）：

データを同時に消去可能な複数の不揮発性メモリセルを含む第1メモリセル群が複数集合してなる第2メモリセル群が複数個設けられ、前記複数の第2メモリセル群の中のいずれかの第1メモリセル群に対して並行してデータの書込み動作を行なうことができるように構成された不揮発性半導体記憶装置と、外部からの指令に応じて前記不揮発性半導体記憶装置に対してアドレスとデータを与えて前記第1メモリセル群に対してデータの書込みを行なう制御装置とを備えた記憶装置であって、 前記複数の第2メモリセル群のうちいずれかの第2メモリセル群の第1メモリセル群には、他の第2メモリセル群の中のいずれかの第1メモリセル群との結合情報を記憶する領域が設けられ、外部から供給されたアドレスに基づいて前記結合情報を記憶する領域が設けられた第1メモリセル群のうち前記アドレスに対応した第1メモリセル群を選択して前記結合情報を読み出し、読み出された該結合情報に基づいて他の第2メモリセル群の中のいずれかの第1メモリセル群に対して書込みまたは消去動作を行なうように構成されてなることを特徴とする記憶装置。

IPC (6件)：

G06F12/16 ,  G06F12/00 ,  G06F12/02 ,  G06K19/07 ,  G11C16/02 ,  G11C29/00

FI (6件)：

G06F12/16 310R ,  G06F12/00 597U ,  G06F12/02 570A ,  G11C29/00 605C ,  G11C17/00 601E ,  G06K19/00 N

Fターム (16件)：

5B018GA04 ,  5B018KA15 ,  5B018NA06 ,  5B025AC05 ,  5B025AD01 ,  5B025AD04 ,  5B025AD05 ,  5B035BB09 ,  5B035CA11 ,  5B035CA29 ,  5B060AA08 ,  5B060CA12 ,  5L106AA10 ,  5L106CC32 ,  5L106FF04 ,  5L106FF05