特許

J-GLOBAL ID：200903067909793184

半導体論理回路装置

発明者： 奥 節哉
出願人/特許権者： 関西日本電気株式会社
代理人 (1件)： 工藤 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-062691
公開番号（公開出願番号）：特開平11-260928
出願日： 1998年03月13日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 RAMを利用したFPGAでは、論理回路情報の転送時間が長いことが問題であり、EEPROMを利用したFPGAでは、論理回路情報の消去及び書込み時間(=転送時間)がかかることが問題である。【解決手段】 上記課題を解決するために、複数の論理回路を持ち、切替えることで動作上転送時間が存在しないようにFPGAを機能させる。

請求項（抜粋）：

論理回路選択部と、書き込み可能な記憶素子からなる記憶回路を接続した複数個の論理回路と、専用の記憶回路を有する入出力回路部と、回路情報制御部とを具備してなり、入出力の論理を外部から信号により選択することが可能な半導体論理回路装置。

IPC (4件)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/173 101

FI (4件)：

H01L 21/82 S ,  H03K 19/173 101 ,  H01L 21/82 A ,  H01L 27/04 M