特許

J-GLOBAL ID：200903067913129043

半導体メモリ

発明者： 今井 哲也
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-317187
公開番号（公開出願番号）：特開平6-162770
出願日： 1992年11月26日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 回路設計の容易化を図ることができ且つ動作安定性に優れた半導体メモリを提供する。【構成】 半導体メモリは、制御タイミング列発生部10を有するメモリ回路部と、基準クロックCLKに同期してデータの演算動作を実行する論理回路部とを備えている。上記メモリ回路部の制御タイミング列発生部10は、該メモリ回路部の外部から制御信号/RAS1 、/CAS1 と基準クロックCLKとを入力すると、フリップフロップ13〜17から制御タイミング列BPR1 、WD1、SAE1 、CLS1 、DSE1 を基準クロックCLKに同期して順次発生する。制御タイミング列BPR1 、WD1 、SAE1 、CLS1 、DSE1 によって基準クロックCLKに同期してメモリセルの活性化動作が実行され、メモリサイクル動作の実行が基準クロックCLKの整数倍の時間で完了される。

請求項（抜粋）：

メモリセルに対するデータの書き込みまたは読み出しを行なうために該メモリセルを活性化する複数の活性化動作からなるメモリサイクル動作を実行するメモリ回路部と、基準クロックに同期して上記データの演算動作を実行する論理回路部とを備えた半導体メモリであって、上記メモリ回路部は、上記複数の活性化動作をそれぞれ上記基準クロックに同期して実行することにより上記メモリサイクル動作の実行を上記基準クロックの整数倍の時間で完了するように構成されていることを特徴とする半導体メモリ。

IPC (4件)：

G11C 11/407 ,  G06F 12/00 550 ,  G11C 11/41 ,  G11C 16/06

FI (3件)：

G11C 11/34 354 C ,  G11C 11/34 Z ,  G11C 17/00 309 Z