特許
J-GLOBAL ID：200903067926701200
アクティブマトリクス基板およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-319076
公開番号（公開出願番号）：特開平6-167720
出願日： 1992年11月27日
公開日（公表日）： 1994年06月14日
要約：
【要約】【目的】 表示用TFTに要求される高移動度特性と駆動用TFTに要求される低OFF電流特性とを両立させることができるアクティブマトリクス基板を提供する。【構成】 駆動用TFTは、半導体層4aとゲート絶縁膜5aとを連続して積層した後で島状にパターン化しており、半導体層4aとゲート絶縁膜5aとの界面は良好で、半導体層4aの膜厚が厚く形成されている。表示用TFTは、半導体層4bは膜厚が薄く形成されており、TFTを高抵抗化してOFF電流を低減させ、また、ゲート絶縁膜3の段差部における絶縁性の低下を防いでいる。さらに、ゲート電極4b側壁に側壁絶縁体8bが形成されているので、ソース領域・ドレイン領域を形成する際にマスクとなって、チャネル部20bとソース領域12b・ドレイン領域13bとの間に不純物イオンの微量中入部分または注入されない部分14、15ができ、逆ゲートバイアス時のOFF電流が低減される。
請求項（抜粋）：
絶縁性基板上に、マトリクス状に設けられた表示用薄膜トランジスタを有する表示部が形成され、該基板の表示部以外の部分上に、該表示用薄膜トランジスタに信号を付与する駆動用薄膜トランジスタを有する駆動回路部が形成されたアクティブマトリクス基板において、該表示用薄膜トランジスタおよび駆動用薄膜トランジスタが共に、ゲート絶縁膜を間に挟んで一方にソース・ドレイン領域を有する島状パターンの半導体層を有し、他方に該半導体層に一部重畳するゲート電極を有し、該半導体層を基板側に配した構成となっており、該表示用薄膜トランジスタのゲート電極と該駆動用薄膜トランジスタの半導体層とが同一の材料で形成されると共に、該駆動用薄膜トランジスタのゲート絶縁膜が該駆動用の半導体層と同一の島状パターンに形成され、さらに該表示用薄膜トランジスタのゲート電極の側壁と該駆動用薄膜トランジスタの半導体層およびゲート絶縁膜の側壁とに側壁絶縁体が同一の材料で形成されているアクティブマトリクス基板。
IPC (2件)：
G02F 1/136 500
, H01L 29/784
