特許

J-GLOBAL ID：200903067928272110

外部記憶システム

発明者： 瀬川 誠 ,  広瀬 恒夫 ,  高安 厚志 ,  仁科 昌俊
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-012456
公開番号（公開出願番号）：特開平11-212733
出願日： 1998年01月26日
公開日（公表日）： 1999年08月06日
要約：

【要約】【課題】記憶装置を複数の論理ボリュームに分割して使用する外部記憶システムでは、記憶装置の動作に論理ボリュームが考慮されていない為に、システムが要求するデータと記憶装置がキャッシュメモリに保存するデータとの差異が大きくなり、システム全体の性能が低下する。【解決手段】コントローラから記憶装置に論理ボリュームとアクセスパターンに関する情報を指定するインタフェースを設け、記憶装置に設けたキャッシュメモリを論理ボリュームの情報に応じて分割し、指定されたアクセスパターンと論理ボリュームに応じてキャッシュメモリを制御する。さらに、先読みの再開やパリティエリアのスキップを行う事により、システムが要求するデータと記憶装置がキャッシュメモリに保存するデータとの差異が小さくなり、システム全体の性能を向上する事が出来る。

請求項（抜粋）：

キャッシュメモリを含む記憶制御装置と記憶媒体とを有する記憶装置を複数備え、前記複数の記憶装置を制御するアレイコントローラを有し、前記アレイコントローラが前記記憶装置を複数の論理ボリュームに分割する外部記憶システムであって、前記アレイコントローラは、前記キャッシュメモリに前記複数の論理ボリュームに対応した複数の第一領域を確保することを特徴とする外部記憶システム

IPC (4件)：

G06F 3/06 540 ,  G06F 3/06 302 ,  G06F 12/08 ,  G06F 12/08 320

FI (5件)：

G06F 3/06 540 ,  G06F 3/06 302 A ,  G06F 12/08 D ,  G06F 12/08 W ,  G06F 12/08 320