特許

J-GLOBAL ID：200903067936986318

半導体装置の製造方法

発明者： 上田 多加志
出願人/特許権者： シヤープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-256747
公開番号（公開出願番号）：特開平5-102471
出願日： 1991年10月03日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】 納期を短縮できる上、基板の結晶性を完全に回復してMOSトランジスタのスタンバイリーク電流を低減できる半導体装置の製造方法を提供する。【構成】 シリコン基板1上にゲート絶縁膜7、ゲート電極4、層間絶縁膜5および図示しない電極配線を順に形成する。この後、上記層間絶縁膜5を通してゲート電極4の直下のチャネル領域8に水素イオンを注入し、続いて、水素雰囲気中で熱処理(いわゆるH2シンター)を行う。

請求項（抜粋）：

シリコン基板上にゲート絶縁膜、ゲート電極、層間絶縁膜および電極配線を順に形成した後、上記層間絶縁膜を通して上記ゲート電極の直下のチャネル領域に水素イオンを注入し、続いて、水素雰囲気中で熱処理を行うことを特徴とする半導体装置の製造方法。

引用特許：

審査官引用 (3件)

• 特開昭60-084866
  
• 特開昭55-162240
  
• 特開平4-002163