特許
J-GLOBAL ID:200903067942459923

電界効果型トランジスタ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人高橋・林アンドパートナーズ
公報種別:公開公報
出願番号(国際出願番号):特願2007-003294
公開番号(公開出願番号):特開2008-171989
出願日: 2007年01月11日
公開日(公表日): 2008年07月24日
要約:
【課題】ソース/ドレイン電極と活性層が、少なくとも同じ種類のエッチャントによってエッチング可能な性質を有する材料である場合において、リフトオフ法を使用せず双方をそれぞれエッチングによってパターニングする方法を提供する。【解決手段】ボトムゲート型トップコンタクト型の電界効果トランジスタの製造工程においては活性層パターン形成後に、またボトムゲート型ボトムコンタクト型の電界効果トランジスタの製造工程においてはソース/ドレイン電極パターン形成後に、耐酸性を有する遮光膜を一層設ける。【選択図】図2
請求項(抜粋):
基板上にゲート電極を形成し、 前記ゲート電極を含む前記基板上にゲート絶縁膜を成膜し、 前記ゲート絶縁膜を含む前記基板上に活性層パターンを形成し、 前記活性層パターンを含む前記基板上に耐酸性を有する遮光膜パターンをソース/ドレイン電極の反転パターンの形状に形成し、 前記遮光膜パターンを含む前記基板上にソース/ドレイン電極層を成膜し、 前記ソース/ドレイン電極層を含む前記基板上にフォトレジストを形成し、 前記フォトレジストに対して前記遮光膜パターンをマスクとして裏面から露光を行うことにより前記フォトレジストを前記ソース/ドレイン電極の形状にパターニングし、 前記パターニングされたフォトレジストを用いて前記ソース/ドレイン電極層を酸性のエッチャントでエッチングすることにより前記ソース/ドレイン電極を形成し、 前記フォトレジストを除去する ことを特徴とする電界効果型トランジスタの製造方法。
IPC (4件):
H01L 21/336 ,  H01L 29/786 ,  H01L 29/423 ,  H01L 29/49
FI (5件):
H01L29/78 627C ,  H01L29/78 618B ,  H01L29/78 617M ,  H01L29/78 616V ,  H01L29/58 G
Fターム (30件):
4M104AA04 ,  4M104AA08 ,  4M104AA09 ,  4M104BB36 ,  4M104DD37 ,  4M104DD64 ,  4M104GG09 ,  4M104GG10 ,  4M104GG13 ,  4M104GG20 ,  5F110AA30 ,  5F110BB01 ,  5F110CC03 ,  5F110CC07 ,  5F110DD01 ,  5F110DD13 ,  5F110DD25 ,  5F110EE07 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF04 ,  5F110FF28 ,  5F110GG01 ,  5F110GG15 ,  5F110GG43 ,  5F110HK07 ,  5F110HK33 ,  5F110QQ01 ,  5F110QQ05
引用特許:
出願人引用 (1件)

前のページに戻る