特許
J-GLOBAL ID：200903067960125480
不要パルス除去回路及びデジタル信号受信回路
発明者：
出願人/特許権者：
代理人 (1件)：
工藤 宣幸
公報種別：公開公報
出願番号（国際出願番号）：特願平11-329119
公開番号（公開出願番号）：特開2001-148622
出願日： 1999年11月19日
公開日（公表日）： 2001年05月29日
要約：
【要約】【課題】 デジタル信号(バイフェーズ信号)に混入されているパルス幅の狭い不要パルスを除去する。【解決手段】 本発明は、第1の論理レベル期間にのみ第2の論理レベルの狭い不要パルスが混入されているデジタル信号から、不要パルスを除去する不要パルス除去回路であって、1個、又は、縦続接続された複数個の不要パルス除去ブロックからなる。各不要パルス除去ブロックはそれぞれ、入力信号から、所定時間ずつ異なる、入力信号と同一波形の3個の信号を形成し、これら3個の信号に対して論理処理を行うことで不要パルスを除去又はそのパルス幅を縮める。
請求項（抜粋）：
第1の論理レベル期間にのみパルス幅が狭い第2の論理レベルの不要パルスが混入されていることがあるデジタル信号から、不要パルスを除去する不要パルス除去回路であって、1個の不要パルス除去ブロック、又は、縦続接続された複数個の不要パルス除去ブロックからなり、各不要パルス除去ブロックがそれぞれ、当該ブロックへの入力信号から、除去したい不要パルスの最大パルス幅以下の、当該ブロックについて定まる所定時間ずつ異なる、上記入力信号の波形と同一な波形を有する3個の信号を形成する3信号形成手段と、形成された3個の信号の内、時間軸上で速い位置の2個の信号が共に第2の論理レベルをとっているときだけ、第2の論理レベルをとる信号を形成する第1の論理処理手段と、形成された3個の信号の内、時間軸上で遅い位置の2個の信号が共に第2の論理レベルをとっているときだけ、第2の論理レベルをとる信号を形成する第2の論理処理手段と、上記第1及び第2の論理処理手段からの両出力信号が共に第1の論理レベルをとっているときだけ、第1の論理レベルをとる信号を形成する第3の論理処理手段とを有することを特徴とする不要パルス除去回路。
IPC (5件)：
H03K 5/1252
, H03K 17/16
, H04L 25/03
, G01S 7/527
, G01S 7/536
H03K 17/16 B
, H04L 25/03 C
, H03K 5/01 G
, G01S 7/66
