特許

J-GLOBAL ID：200903067974432270

多ロジックファミリのための互換性出力ドライバ

発明者： プランツ,ウィリアム・シー ,  バッカー,グレゴリー・ダブリュー
出願人/特許権者： アクテル・コーポレイション
代理人 (1件)： 青山 葆 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-503365
公開番号（公開出願番号）：特表平11-511943
出願日： 1997年06月20日
公開日（公表日）： 1999年10月12日
要約：

【要約】集積回路のI/Oパッド(18)に接続され、出力トーテムポール(12)とレベルシフタ(14)とイネーブルロジック(16)とを備えた出力バッファ回路(10)。出力トーテムポール(12)は、レベルシフタ(14)に接続された第1の入力と,イネーブルロジック(16)に接続された第2の入力と,I/Oパッド(18)に接続された出力とを有するとともに、3.3ボルトのVccに接続されたプルアップトランジスタ(22)と、アースに接続されたプルダウントランジスタ(20)とを備える。トーテムポールプルアップトランジスタ(22)は、上記第1の実施例では、レベルシフタ(14)からの5ボルトの信号によってターンオンされるNチャンネルMOSトランジスタであり、第2の実施例では、5ボルトのVccに接続されたNウェル内に形成され、レベルシフタ(14)からのアースレベルの信号によってターンオンされるPチャンネルMOSトランジスタである。イネーブルロジック(16)への入力は、データ入力と、大域イネーブル入力と、出力イネーブル入力とである。

請求項（抜粋）：

第2のVcc電圧を必要とする多ロジックファミリからなるデバイスとインターフェイス接続できる第1のVccを有する集積回路のための出力バッファ回路において、 データ入力と、出力イネーブル入力と、第1,第2の出力とを有するイネーブルロジック回路と、 上記イネーブルロジック回路の上記第1の出力に接続された入力と、出力とを有するレベルシフタと、 上記レベルシフタの出力に接続された第1の入力と、上記イネーブルロジック回路の第2の出力に接続された第2の入力と、出力パッドに接続された出力とを有するトーテムポールとを備えたことを特徴とする出力バッファ回路。

IPC (4件)：

H03K 19/0175 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (3件)：

H03K 19/00 101 J ,  H01L 27/08 102 J ,  H01L 29/78 301 S