特許

J-GLOBAL ID：200903067993582509

電子装置

発明者： 山中 弘文 ,  浜口 雄一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平10-114921
公開番号（公開出願番号）：特開平11-307875
出願日： 1998年04月24日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 基台上にサブマウントを介して素子チップを実装する場合に、はんだ層の厚さおよびサブマウントの厚さを十分に小さく抑えることができ、はんだ層の回り込みによる素子チップの不良やサブマウントの損傷を防止することができ、しかもサブマウントの材料の選択の自由度が高い電子装置を提供する。【解決手段】 基台上に複数のサブマウントをはんだ層を介して順次積層し、最上層のサブマウント上にはんだ層を介して素子チップ、半導体チップまたはレーザチップを実装する。例えば、Cuステージ1上に、Inはんだ層2、4を介してSiCサブマウント3およびダイヤモンドサブマウント5を順次積層し、ダイヤモンドサブマウント5上にInはんだ層6を介してレーザチップ7を実装する。

請求項（抜粋）：

基台上にサブマウントを介して素子チップが実装された電子装置において、上記基台上に複数のサブマウントがはんだ層を介して順次積層され、最上層の上記サブマウント上にはんだ層を介して上記素子チップが実装されたことを特徴とする電子装置。

IPC (4件)：

H01S 3/18 ,  H01L 23/373 ,  H01L 31/02 ,  H01L 33/00

FI (4件)：

H01S 3/18 ,  H01L 33/00 N ,  H01L 23/36 M ,  H01L 31/02 B