特許
J-GLOBAL ID：200903068021368236
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175115
公開番号（公開出願番号）：特開平6-020472
出願日： 1992年07月02日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】バーンインテストなどの外部からの電源電圧が高いときでもデータ出力回路のMOSトランジスタが破壊しないようにする。【構成】外部からの電源電圧Vccが所定のレベルより高くなったとき一定レベルの基準電圧Vrを発生する基準電圧発生部1を設ける。外部からの電源電圧Vccが基準電圧Vrより低いときは外部からの電源電圧Vccと等しく高いときは基準電圧Vrを等しい内部電源電圧Vipを発生する電源電圧比較部2,切換部3,内部電源発生部4を設ける。内部電源電圧Vipをデータ出力回路5の電源電圧とする。
請求項（抜粋）：
外部から供給される電源電圧が所定のレベルより高いときこの電源電圧より低い一定レベルの基準電圧を発生する基準電圧発生部と、前記外部から供給される電源電圧が前記基準電圧より低いとき第1のレベル、高いとき第2のレベルとなる比較結果信号を出力する電源電圧比較部と、前記比較結果信号が第1のレベルのときは前記外部から供給される電源電圧を選択し第2のレベルのときは前記基準電圧を選択して出力する切換部と、この切換部の出力電圧と対応したレベルの内部電源電圧を発生する内部電源発生部と、前記内部電源電圧を受けて動作し内部回路からのデータを外部へ出力するデータ出力回路とを有することを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/407
, G11C 11/413
, G11C 29/00 303
G11C 11/34 354 F
, G11C 11/34 335 A
