特許

J-GLOBAL ID：200903068037224463

多重送信シグマ・デルタA-D変換器

発明者： モハマッド ユヌス
出願人/特許権者： ハリス コーポレイション
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-023977
公開番号（公開出願番号）：特開平6-209266
出願日： 1992年02月10日
公開日（公表日）： 1994年07月26日
要約：

【要約】【目的】 アナログ部品の特性によって精度の制約を受けることなく、高精度でサンプリング速度の大きいシグマ・デルタA/D変換器を実現する。【構成】 多重送信の単ループ変調器(101など)を並列に接続し、それぞれ位相を時間的にずらしたクロックで作動させるシグマ・デルタA-D変換器。並列に配置された各変調器は、変調器回路にかかる切り替え周波数(Fs)より数倍高いサンプリング周波数でデジタル出力を出す。代表的な回路例は4個の二次シグマ・デルタ変調器(101など)を持ち、位相を時間的に順次ずらしたクロック(CLK1など)で駆動され、出力はマルチプレクサー回路(105)で結合される。RC積分器の二次変調器を用いる場合もある。また、同相の変調器クロックを用いればマルチプレクサーの代わりに加算器でもよく、この加算器は簡単な低域通過フィルタの役目もする。

請求項（抜粋）：

アナログ入力信号が加えられ、個々の変調器クロックにより所定の変調器サンプリング周波数で制御され、個々の変調器デジタル出力信号を出す、N個の並列に配置されたシグマ・デルタ変調器と、前記各変調器からの変調器デジタル出力信号を組み合わせて個々の変調器のサンプリング周波数のN倍の実質的なサンプリング周期を持つような全体のデジタル出力信号とするため、前記N個のシグマ・デルタ変調器に結合された信号結合手段と、前記全体のデジタル出力信号から量子化雑音をフィルタするフィルタ手段とを有する、シグマ・デルタA-D変換器。

IPC (2件)：

H03M 3/02 ,  H03M 1/12