特許
J-GLOBAL ID：200903068066564010
ディジタル処理型タイミング補償回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
志賀 正武
公報種別：公開公報
出願番号（国際出願番号）：特願平5-049603
公開番号（公開出願番号）：特開平6-268704
出願日： 1993年03月10日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】 タップ係数が発散するような悪条件下でもタップ係数を発散させることなく、しかも、正確にタイミング補償を行うことができるディジタル処理型タイミング補償回路を提供する。【構成】 復調されたディジタル信号のタイミング補償をフィルタリング部(6)が行うフィルタ処理により行うタイミング補償回路において、常時は係数演算回路73により発生されるタップ係数によるフィルタ処理を行い、タップ係数発散の警告信号が発生された場合には、警告信号発生直前に係数レジスタ(72)によって保持されたタップ係数によるフィルタ処理を行うようにした。
請求項（抜粋）：
ベースバンド信号のサンプルタイミングの位相ずれを、ディジタル信号処理により補償する回路において、タップ係数を発生するタップ係数発生手段と、前記ベースバンド信号に対し前記タップ係数に基づくフィルタ処理を施しタイミング補償を行うフィルタ処理手段と、タップ係数発散の警告信号が入力されることにより前記タップ係数を保持する保持手段とを具備することを特徴とするディジタル処理型タイミング補償回路。
IPC (2件)：
引用特許：
前のページに戻る
