特許

J-GLOBAL ID：200903068074930874

連想記憶装置のエンコーダにおける一致信号及び一致アドレス信号の優先順位付け

発明者： エイレル・アール・クラーク・ザ・セカンド ,  ブライアン・アール・ジュン
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-245212
公開番号（公開出願番号）：特開平11-126486
出願日： 1998年08月31日
公開日（公表日）： 1999年05月11日
要約：

【要約】【課題】 2つ以上の一致が生じる可能性のあるCAM検索における競合を解決し、集積回路の製作フ ゚ロセスの改善を必要とすることなくCAM検索サイクルの速度を改善する、CAMシステムを提供すること。【解決手段】 連想記憶装置(CAM)アレイのためのエンコート ゙された一致信号(115,401)及び一致アト ゙レス信号(117,403,405)の優先順位付けを行う方法及び装置。各CAMコアは(1051〜N)は出力エンコータ ゙(1111〜N)を備えており、該出力エンコータ ゙(1111〜N)は、一致信号(1151〜N)を提供し、また一致が判定された場合に対象となるテ ゙ータのCAM中の位置を示す一致アト ゙レス信号(1171〜N)を提供する。優先エンコータ ゙の出力信号がエンコート ゙され(113)、最終一致信号(401)及びテ ゙ータを有するCAMコアからの最高優先順位の一致アト ゙レスのみに対する最終一致アト ゙レス(403,405)が提供され、これにより、複数のCAM一致のうちの何れを選択すべきかを判定することに関する問題が解決される。

請求項（抜粋）：

所定の信号内容を指定する複数のビットから構成される連結ディジタル信号(403,405)を形成するよう組み合わせられる複数の出力ディジタルビット信号(128)を有する電子装置(1051〜105N)の冗長信号の優先順位付けを行うための方法であって、該電子装置が、前記所定の信号内容を指定する冗長ディジタル信号出力(1151〜115N、1171〜117N)を有している、前記方法であって、前記複数の出力ディジタルビット信号を複数組(PENC_LEAF)へと分割し、該組の各々が1つの連結ディジタル信号の完全な信号内容を有しており、第1の関与するディジタルビット信号(PMATCH[N])だけを連結し、前記各組の後続の各ビット信号を阻止して(BLOCK[N])、前記所定の信号内容を指定する第1の関与する連結ディジタルビット信号だけしか出力されないようにする、という各ステップを有することを特徴とする、方法。

引用特許：

審査官引用 (1件)

• データ圧縮用検索装置
  公報種別：公開公報   出願番号：特願平7-213852   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション