特許

J-GLOBAL ID：200903068082170463

強誘電体メモリ素子

発明者： 宮澤 弘 ,  岩下 節也 ,  樋口 天光
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-074194
公開番号（公開出願番号）：特開2001-267515
出願日： 2000年03月16日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 強誘電体メモリ素子の記録密度を高めるために、メモリ機能の多値化を実現するための素子構造を提供すること。【解決手段】ともに強誘電体からなる第1の記録層111と第2の記録層133を絶縁体層122をはさんで積層し、前記第1の記録層と前記第2の記録層において互いに独立な分極モーメントに関するヒステリシス機能を持たせる。

請求項（抜粋）：

絶縁体基板上に、第1の金属層、第1の記録層、第2の金属層、絶縁層、第3の金属層、第2の記録層、第4の金属層の順に積層してなり、前記第1の記録層と前記第2の記録層は強誘電性を示す絶縁体からなり、前記絶縁層は常誘電性を示す絶縁体からなることを特徴とする強誘電体メモリ素子。

IPC (4件)：

H01L 27/10 451 ,  H01L 21/316 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 27/10 451 ,  H01L 21/316 X ,  H01L 27/10 651

Fターム (13件)：

5F058BA20 ,  5F058BD01 ,  5F058BD02 ,  5F058BD05 ,  5F058BF17 ,  5F058BJ02 ,  5F083FR01 ,  5F083GA30 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA43 ,  5F083ZA21