信号入力回路

発明者：
出願人/特許権者：
代理人 (1件)：高矢諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-225108
公開番号（公開出願番号）：特開平8-237101
出願日： 1994年09月20日
公開日（公表日）： 1996年09月13日
要約：

【要約】【目的】クロック信号に同期しながら入力信号を取り込む際、これら信号間のタイミングのずれを自動的に調整し、タイミングマージン向上等を図る。【構成】時刻t1 と時刻t2 との間の入力信号SIの論理状態を、基準クロック信号CK2の立上がりにて読み込む。この際、該基準クロック信号CK2の立上がりの時刻t21のタイミングだけでなく、その前後の時刻t20や時刻t22での前記入力信号SIの論理状態をも取り込む。前記基準クロック信号CK2が例えば早くなり過ぎると、該基準クロック信号CK2の立上がりでは正しい論理状態が取り込めても、その前の時刻t20では正しい論理状態が取り込めない。時刻t20と時刻t21との論理状態の比較結果に従って、前記基準クロック信号CK2のタイミングが早いことを検出し、ずれを自動的に調整する。

請求項（抜粋）：

フリップフロップ及びタイミング調整用の遅延回路を有し、該遅延回路を用いてクロック信号CKに対して同期しながら、入力信号SIを前記フリップフロップへ取り込み、該フリップフロップへ保持される前記入力信号SIの論理状態を出力するようにした信号入力回路において、前記クロック信号CKを基準遅延時間Ts だけ遅延させた基準クロック信号CK2、前記クロック信号CKを(前記基準遅延時間Ts -時間差Ta )だけ遅延させたクロック信号CK1及び前記クロック信号CKを(前記基準遅延時間Ts+時間差Tb )だけ遅延させたクロック信号CK3を生成すると共に、前記基準遅延時間Ts が可変とされたクロック信号発生回路と、前記基準クロック信号CK2に同期して、前記入力信号SIを取り込み、その論理状態を保持するフリップフロップFF2と、前記クロック信号CK1に同期して、前記入力信号SIを取り込み、その論理状態を保持するフリップフロップFF1と、前記クロック信号CK3に同期して、前記入力信号SIを取り込み、その論理状態を保持するフリップフロップFF3と、前記フリップフロップFF1へ保持される論理状態と前記フリップフロップFF2へ保持される論理状態とを比較し、これら論理状態が不一致の場合、前記クロック信号発生回路の前記基準遅延時間Ts を増加させ、一方、前記フリップフロップFF2へ保持される論理状態と前記フリップフロップFF3へ保持される論理状態とを比較し、これら論理状態が不一致の場合、前記クロック信号発生回路の前記基準遅延時間Ts を減少させる遅延時間調整回路とを備えたことを特徴とする信号入力回路。

IPC (3件)：

H03K 19/0175 , H03K 5/13 , H03L 7/00

FI (3件)：

H03K 19/00 101 N , H03K 5/13 , H03L 7/00 A

前のページに戻る