特許

J-GLOBAL ID：200903068111854938

MIS型半導体装置並びにその使用方法及び製造方法

発明者： 和田 俊男 ,  岩佐 昇一
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-090743
公開番号（公開出願番号）：特開平6-283714
出願日： 1993年03月25日
公開日（公表日）： 1994年10月07日
要約：

【要約】【目的】 ゲート絶縁膜のホットキャリア耐性やTDDB特性が優れており、且つ、高い電源電圧で駆動させることができ、しかも、ゲート絶縁膜でメモリ動作を行わないMISトランジスタを提供する。【構成】 膜厚が3nmのSiO2 膜13とCVD法で堆積させた膜厚が4nmのSi3 N4 膜14と膜厚が3nmのSiO2 膜15とからなるONO膜16でゲート絶縁膜を構成する。この時、CVD法により、膜厚が厚いSi3 N4 膜14を安定性良く容易に得ることができる。また、Si3 N4 膜14の膜厚を14.86nm以下とすることにより、Si3 N4 膜14の電子捕獲準位の全量を、メモリ動作を行うために必要な量よりも少なくする。更に、Si3 N4 膜14に印加される電界強度が4.2MV/cm未満となるように動作させることで、電子がSi3 N4 膜14中の深い捕獲準位に捕獲されてメモリ動作を行うことを防止する。

請求項（抜粋）：

シリコン窒化膜とその上下層の少なくとも一方に形成されたシリコン酸化膜とからなるゲート絶縁膜を有するMIS型半導体装置において、前記シリコン窒化膜の膜厚が4.5nm〜14.86nmであることを特徴とするMIS型半導体装置。