特許

J-GLOBAL ID：200903068120824545

半導体装置およびその製造方法

発明者： 奥田 秀一 ,  松崎 栄 ,  小林 正義
出願人/特許権者： 株式会社ルネサステクノロジ ,  株式会社ルネサス東日本セミコンダクタ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-310357
公開番号（公開出願番号）：特開2005-079462
出願日： 2003年09月02日
公開日（公表日）： 2005年03月24日
要約：

【課題】 パワートランジスタを有する半導体装置の特性の劣化を防ぐ。【解決手段】 コンタクト溝17〜19の内部を含む絶縁膜16の上部にTiW膜からなるバリア導体膜22およびNi膜からなるシード膜23を順次成膜し、シード膜23上にマスクを用いためっき法でNi膜を堆積することによって導電性膜25を成膜し、導電性膜25が存在しない領域のシード膜23およびバリア導体膜22を順次エッチングし配線26〜28を形成する。続いて、半導体基板1上に窒化シリコン膜31およびポリイミド樹脂膜32を順次堆積し、配線28上に開口部33を形成し、はんだペーストの印刷によって開口部33を埋め込み配線28と電気的に接続するバンプ電極41を形成する。その後、パワーMISFETの駆動時における電流経路と交差する方向で1mm程度以上の幅を有するストラップ電極42をバンプ電極41に接続する。【選択図】 図10

請求項（抜粋）：

半導体基板の主面に形成された複数の第1半導体素子と、 前記半導体基板の主面上に形成され、前記第1半導体素子と電気的に接続する第1電極と、 前記第1電極の上部にて前記第1電極と接続する板状電極とを有する半導体装置であって、 前記第1電極は、下地電極と前記下地電極上の第1半導体基板領域に形成されたバンプ電極とを含み、 前記下地電極は、複数の前記第1半導体素子を互いに電気的に接続し、 前記バンプ電極は、はんだから形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L21/60 ,  H01L21/3205 ,  H01L29/78 ,  H01L29/861

FI (9件)：

H01L21/60 321E ,  H01L29/78 652L ,  H01L29/78 652Q ,  H01L29/78 655A ,  H01L29/78 656C ,  H01L29/78 656F ,  H01L29/91 C ,  H01L29/91 Z ,  H01L21/88 T

Fターム (26件)：

5F033HH04 ,  5F033HH07 ,  5F033HH23 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ23 ,  5F033KK01 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ58 ,  5F033QQ73 ,  5F033QQ76 ,  5F033RR09 ,  5F033RR14 ,  5F033SS21 ,  5F033VV06 ,  5F033VV07 ,  5F033XX34

引用特許：

出願人引用 (1件)

• MOSFETの実装構造およびその製造方法
  公報種別：公開公報   出願番号：特願2000-266710   出願人：三洋電機株式会社