特許

J-GLOBAL ID：200903068123056220

ゲートアレイ

発明者： 植田 昌弘 ,  埴渕 敏明
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-093920
公開番号（公開出願番号）：特開平6-291189
出願日： 1993年03月30日
公開日（公表日）： 1994年10月18日
要約：

【要約】 (修正有)【目的】 高速動作を行うECL基本セル間を延在する相隣接する信号線間にクロストークノイズと呼ばれる信号の漏洩を防止するゲートアレイを得ることを目的とする。【構成】 CMOS基本セルとECL基本セル40をアレイ状に配設したゲートアレイのECL基本セル40間の配線領域に接地線50を配設し、該接地線50を挟んで信号線44,45を形成したものである。

請求項（抜粋）：

CMOS論理ゲートを構成するCMOS基本セルをアレイ状に並べたCMOS基本セル領域と、ECL論理ゲートを構成するECL基本セルをアレイ状に並べたECL基本セル領域とを1チップ内に備えたゲートアレイにおいて、前記ECL基本セル領域は、ECL基本セル間に配線領域を備え、該配線領域は、X,Y方向に延在する第1,第2の接地線と、該接地線を挟んで信号線を配設してなることを特徴とするゲートアレイ。

IPC (3件)：

H01L 21/82 ,  H01L 27/118 ,  H01L 27/04

FI (2件)：

H01L 21/82 W ,  H01L 21/82 M