特許
J-GLOBAL ID：200903068128038190
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-253866
公開番号（公開出願番号）：特開平6-085279
出願日： 1992年08月28日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 微細化を可能にする素子構造の提供。表面の平坦化。コンタクト孔のアスペクト比を低くしてコンタクトの信頼性を向上させる。【構成】 p型シリコン基板101上に、基板絶縁膜102を形成し、その上にコントロールゲート103、ゲート絶縁膜104、フローティングゲート105、トンネルゲート絶縁膜106の各層を積層し、この積層体の間を埋込絶縁膜107によって埋め込む。その上にチャネル、ソース・ドレインを構成する、一部領域がn型不純物層108aになされた半導体層108を形成する。その上に層間絶縁膜109、金属配線層111を形成する。【効果】 フィールド絶縁膜を用いることなく素子分離が可能となったことによりワード線方向の縮小化が可能となり、ゲート-コンタクト孔間のマージンを考える必要がなくなりディジット線方向の縮小化が可能となる。
請求項（抜粋）：
絶縁性基板または絶縁膜が被覆された半導体基板と、前記絶縁性基板上または前記絶縁膜上に形成されたコントロールゲートと、前記コントロールゲート上に第1のゲート絶縁膜を介して形成されたフローティングゲートと、前記コントロールゲートおよび前記フローティングゲートの間を埋め込む埋込絶縁膜と、前記埋込絶縁膜上および第2のゲート絶縁膜を介して前記フローティングゲート上に延在する、チャネル領域およびソース・ドレイン領域を構成する半導体薄層と、を具備する不揮発性半導体記憶装置。
IPC (3件)：
H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
