有限体上の乗算方法及び乗算回路

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-275321
公開番号（公開出願番号）：特開平11-096030
出願日： 1997年09月22日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】高速、且つ、回路規模が小さい有限体上の乗算方法及び乗算回路を提供することを目的とする。【解決手段】ガロア体GF(2m)の任意の二つの元a=(a0,a1,...am-1)とb=(b0,b1,...,bm-1)との乗算に於いて,GF(2)上の多項式f=xm+xm-1+...x+1が既約である拡大次数であって前記GF(2m)の生成多項式として前記fを用いるとき、前記ガロア体の一方の元を初期値とする第1のm段シフトレジスタと、前記ガロア体の他方の元と該第1のシフトレジスタの最終m段目の出力信号とが入力するm個の論理積ゲートと,第1段から第m段までの各入力側に第1の排他論理和ゲートを配置した第2のm+1段シフトレジスタと、該第2のシフトレジスタにおける最終m+1段出力信号と第1段から第m段までの各出力信号とを入力する第2のm個の排他論理和ゲートとを備える有限体上の乗算回路である。

請求項（抜粋）：

ガロア体GF(2m)の任意の二つの元a=(a0,a1,...am-1)とb=(b0,b1,...,bm-1)との乗算に於いて,GF(2)上の多項式f=xm+xm-1+...x+1が既約である拡大次数であって前記GF(2m)の生成多項式として前記fを用いるとき、前記ガロア体の一方の元を初期値とする第1のm段シフトレジスタと、前記ガロア体の他方の元と該第1のシフトレジスタの最終m段目の出力信号とが入力するm個の論理積ゲートと,第1段から第m段までの各入力側に第1の排他論理和ゲートを配置した第2のm+1段シフトレジスタと、該第2のシフトレジスタにおける最終m+1段出力信号と第1段から第m段までの各出力信号とを入力する第2のm個の排他論理和ゲートとを備え、前記論理積ゲートの各出力信号を前記第1の各排他論理和ゲートに入力すると共に前記第2のシフトレジスタの最終段出力信号を前記第2のシフトレジスタにおける第1段の入力側に配置した前記第1の排他論理和ゲートの一つにフィードバックし、前記第1のシフトレジスタを前記ガロア体の一方の元の値に初期値化すると共に前記第2のシフトレジスタを0値に初期値化した後,前記第1及び第2のシフトレジスタを同時にm+1回シフト動作して、前記第2の排他論理和ゲートの出力から前記ガロア体の二つの元aとbとの乗算結果を得るように構成した有限体上の乗算回路。

前のページに戻る