メモリセル装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：矢野敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-607220
公開番号（公開出願番号）：特表2002-540594
出願日： 2000年03月01日
公開日（公表日）： 2002年11月26日
要約：

【要約】金属ライン(L1、L2、L3)の相とメモリセルの相とが交互に相互に重ねて配置されている。このメモリセルはそれぞれ1つのダイオード及び前記ダイオードに直列に接続されている1つのメモリ素子を有する。メモリ素子は磁気抵抗効果を有する積層構造体を有する。ダイオードは少なくとも2つの金属層(M1、M2)及びその間に配置された絶縁層(I1)とからなる積層構造体を有する。メモリ素子の積層構造体及びダイオードの積層構造体は相互に重なって配置されている。それぞれ1つの相の金属ライン(L1)は相互に平行に延在する。相互に隣り合う相の金属ライン(L1、L2)は相互に横断する方向に延在する。

請求項（抜粋）：

金属ライン(L1、L2、L3)の少なくとも3つの相と、メモリセルの少なくとも2つの相が設けられており、これらの相は相互に重なって配置されており、メモリセルはそれぞれ1つのダイオードと、前記ダイオードに直列に接続された1つのメモリ素子とを有し、メモリ素子は磁気抵抗効果を有する積層構造体を有し、ダイオードは、少なくとも2つの金属層(M1、M2)と、その間に配置された絶縁層(I1)とからなる積層構造体を有し、メモリ素子の積層構造体とダイオードの積層構造体とは相互に重なって配置されており、それぞれ1つの相の金属ライン(L1)は相互に平行に延在し、相互に隣り合う相の金属ライン(L1、L2)は相互に横断する方向に延在し、メモリセルは一方の相の金属ライン(L1、L2)と前記の相と隣り合う相の金属ライン(L2、L3)との間にそれぞれ接続されているメモリセル装置。

IPC (5件)：

H01L 27/105 , G11C 11/14 , G11C 11/15 , H01L 43/08 , H01L 49/02

FI (5件)：

G11C 11/14 A , G11C 11/15 , H01L 43/08 Z , H01L 49/02 , H01L 27/10 447

Fターム (11件)：

5F083FZ10 , 5F083GA10 , 5F083GA28 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA40 , 5F083JA56 , 5F083JA60 , 5F083PR03 , 5F083PR40

前のページに戻る