特許
J-GLOBAL ID：200903068195645514
薄膜トランジスタ付液晶表示装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-341993
公開番号（公開出願番号）：特開平6-011732
出願日： 1986年01月13日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】 工程数及び製造設備の減少を図ることができるようにした薄膜トランジスタ付液晶表示装置の製造方法を提供する。【構成】 透明基板20上に第1の半導体薄膜を形成した後その表面に酸化膜21aを、該酸化膜の表面に第2の半導体膜21bをそれぞれ形成する。薄膜トランジスタ21のゲートとなる部分を残して第2の半導体膜21bを取り除くと共に、酸化膜21aを選択的に取り除く。酸化膜を取り除いた部分に対応する部位の第1の半導体薄膜を拡散などによって導電層化して、ソース及びドレイン領域に接続されたソース電極配線22及び画素電極23を同時に形成する。その後、第2の半導体膜によって形成されたゲート領域に接続されるゲート電極配線25をソース電極配線及び画素電極から絶縁して形成する。
請求項（抜粋）：
透明基板上に第1の半導体薄膜を形成した後その表面に酸化膜を、該酸化膜の表面に第2の半導体膜をそれぞれ形成し、前記薄膜トランジスタのゲートとなる部分を残して前記第2の半導体膜を取り除くと共に、前記酸化膜を選択的に取り除き、前記酸化膜を取り除いた部分に対応する部位の前記第1の半導体薄膜を拡散などによって導電層化して、前記薄膜トランジスタのソース及びドレイン領域と電気的にそれぞれ接続されたソース電極配線及び画素電極を同時に形成し、その後、前記第2の半導体膜によって形成された前記薄膜トランジスタのゲート領域に電気的に接続されるゲート電極配線を前記ソース電極配線及び前記画素電極から絶縁して形成することを特徴とする薄膜トランジスタ付液晶表示装置の製造方法。
IPC (4件)：
G02F 1/136 500
, G02F 1/1343
, G09F 9/35
, H01L 29/784
