特許
J-GLOBAL ID：200903068215175390
オフセット補償機能付きコンパレータおよびオフセット補償機能付きD/A変換装置
発明者：
出願人/特許権者：
代理人 (1件)：
鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-190149
公開番号（公開出願番号）：特開2003-008407
出願日： 2001年06月22日
公開日（公表日）： 2003年01月10日
要約：
【要約】【課題】 オフセットキャンセル機能をもつ、構成が簡素化されたコンパレータを提供すること。【解決手段】 差動対をなすトランジスタN1,N2と、カレントミラー負荷(P1,P2)と、出力段トランジスタP3と、トランジスタP3の出力を、トランジスタN1の基板バイアスとして帰還させる経路と、を設ける。基板バイアス効果を利用して、トランジスタN1,N2のそれぞれを流れる電流をバランスさせるように、負帰還制御を行う。
請求項（抜粋）：
通常動作モードとオフセットキャンセルモードとを切り換えることができる、半導体基板に集積されたコンパレータであって、差動対をなすトランジスタと、前記オフセットキャンセルモードのときにのみ、前記差動対をなすトランジスタのゲート電位を同じにするための回路と、この差動対をなすトランジスタの負荷として動作するカレントミラーと、このカレントミラーのシングルエンド出力を受ける第1のトランジスタと、この第1のトランジスタとは逆の導電型である第2のトランジスタとを含む出力段回路と、前記オフセットキャンセルモードのときにのみ、前記第1のトランジスタのゲートとドレインの間に接続される位相調整回路と、前記オフセットキャンセルモードのときにのみ、前記出力段回路の出力端の電圧を、前記差動対をなすトランジスタのうちの、入力信号を受けるトランジスタの基板に与えるための経路と、この経路を介して前記入力信号を受けるトランジスタの基板に与えられる電圧を、前記オフセットキャンセルモードが解除された後も保持する容量素子と、を有することを特徴とするオフセット補償機能付きコンパレータ。
IPC (2件)：
FI (2件)：
H03K 5/08 E
, H03M 1/10 B
5J022AB01
, 5J022AB02
, 5J022BA03
, 5J022CA07
, 5J022CB04
, 5J022CB06
, 5J022CE01
, 5J022CE05
, 5J022CE08
, 5J022CF01
, 5J022CF02
, 5J022CG01
, 5J039DA05
, 5J039DC05
